Terasic DE0-Nano

Поддержим российские проекты на международном конкурсе Innovate FPGA, который проводит компания Intel

Некоторые из проектов российских команд: Real-time video frames classification based on MobileNet convolutional neural net . Хардверная реализация нейронной сети MobileNet под руководством Романа Соловьева из ИППМ РАН (Зеленоград). NoC-based multiprocessing system prototype. Прототип сети на кристалле с большим количеством узлов на основе процессоров Станислава Жельнио (по книге Харрис & Харрис «Цифровой синтез и архитектура […] Дальше …

Work in progress: MIPSfpga Lab YP4 Draft 1 to use during the seminars in Almaty, Moscow, Saint Petersburg and Kiev

Этот пост — второй из серии постов, в которых я документирую свой вариант лабораторных занятий с MIPSfpga, который я подготовил в 2015 году и использовал тогда же, в 2015 году на семинарах в Москве (МГУ, МФТИ, МИФИ, МИЭТ), Санкт-Петербурге (ИТМО) и Самаре (СГАУ). Затем я использовал их на семинарах в Санта-Клара, Калифорния и Портленд, Орегон, […] Дальше …

Work in progress: MIPSfpga Lab YP1 Draft 2 to use during the seminars in Almaty, Moscow, Saint Petersburg and Kiev

Этот пост — первый из серии постов, в которых я документирую свой вариант лабораторных занятий с MIPSfpga, который я подготовил в 2015 году и использовал тогда же, в 2015 году на семинарах в Москве (МГУ, МФТИ, МИФИ, МИЭТ), Санкт-Петербурге (ИТМО) и Самаре (СГАУ). Затем я использовал их на семинарах в Санта-Клара, Калифорния и Портленд, Орегон, […] Дальше …

MIPSfpga+ allows loading programs via UART and has a switchable clock

Originally published on January 1, 2016 This revision is from February 1, 2016 MIPSfpga+ / mipsfpga-plus / MFP is a cleaned-up and improved variant of MIPSfpga-based system defined in MIPSfpga Getting Started package (MFGS). The new features include: The ability to load a software program from a PC into a synthesized system on FPGA board […] Дальше …

MIPSfpga+ allows loading programs via UART and has a switchable clock

MIPSfpga+ / mipsfpga-plus / MFP is a cleaned-up and improved variant of MIPSfpga-based system defined in MIPSfpga Getting Started package (MFGS). The new features include: The ability to load a software program (into a synthesized system) using ubiquitous $5 FTDI-based USB-to-UART connector instead of $50 Bus Blaster that is difficult to get in some places […] Дальше …

Фотографии, материалы и перипетии семинара MIPSfpga в МИФИ

В конце октября в МИФИ состоялся семинар по MIPSfpga — один из серии семинаров, организованных российскими вузами совместно с Imagination Technologies, Microchip Technology в партнерстве с Гамма Санкт-Петербург, представителями Xilinx в России компанией Макро Групп, с участием докладчиков из MathWorks и НИИСИ. Ниже — смесь из фотографий, ссылок на материалы, заметок о подготовке семинара и […] Дальше …

Инструкция по лабораторным работам по MIPSfpga для платы Terasic DE0-Nano c Altera Cyclone IV

Дальше …