Основные понятия цифровой логики
Дополнительные материалы для объединенного семинара MIPSfpga и Connected MCU от Imagination Technologies
Октябрь-Ноябрь 2016
Контрольная работа 2.1 - Комбинационная логика
Имя ___________________________________________________________________
1. Какая временная диаграмма является результатом моделирования?
module design (input a, input b, output o);
assign o = ~ a | ~ b;
endmodule
module tb;
logic a, b, o;
design design_inst (a, b, o);
initial
begin
$dumpvars;
$monitor ("%t a %b b %b o %b", $time, a, b, o);
#10;
a = 0; b = 0; #10;
a = 1; b = 0; #10;
a = 0; b = 1; #10;
a = 1; b = 1; #10;
end
endmodule
a)
b)
c)
d)
e)
2. Каким является результат синтеза этого модуля?
module design
(
input a,
input b,
output sum,
output carry
);
assign sum = a ^ b;
assign carry = a & b;
endmodule
3. Какая задержка проиллюстрирована на рисунке ниже (отмечена знаком «?»)?
a) Задержка распространения: tpd = максимальная задержка от входа к выходу
b) Задрежка реакции: tcd = минимальная задержка от входа к выходу
Источник изображений:
Слайды от Стива Харриса и Сары Харрис приведенные в учебнике
"Цифровая схемотехника и архитектура компьютера", второе издание от Девида Харриса и Сары Харрис, 2012
Контрольная работа составлена Юрием Панчулом